Apa itu Half Adder: Circuit Diagram & Aplikasinya

Half Adder adalah jenis litar digital asas. Sebelumnya terdapat pelbagai operasi yang dilakukan di Analog Circuits. Selepas penemuan elektronik digital, operasi serupa dilakukan di dalamnya. Sistem digital dianggap berkesan dan boleh dipercayai. Di antara pelbagai operasi, salah satu operasi yang paling menonjol adalah Aritmetik. Ini merangkumi Penambahan, Pengurangan, Pendaraban, dan Pembahagian. Namun, sudah diketahui bahawa mungkin komputer, alat elektronik seperti kalkulator dapat melakukan operasi matematik. Operasi ini dilakukan terdiri daripada nilai binari. Hal ini dimungkinkan dengan adanya litar tertentu di dalamnya. Litar ini disebut sebagai Penambah dan Pengurang Biner. Litar jenis ini direka untuk kod binari, kod Lebihan-3, dan kod lain juga. Penambah Binary selanjutnya dikelaskan kepada dua jenis. Mereka adalah: Half Adder dan Full AdderApa itu Half Adder? Litar elektronik digital yang berfungsi untuk melakukan penambahan pada nombor binari ditakrifkan sebagai Half Adder. Proses penambahan dinafikan satu-satunya perbezaan adalah sistem nombor yang dipilih. Terdapat hanya 0 dan 1 dalam sistem penomboran binari. Berat nombor sepenuhnya berdasarkan kedudukan digit binari. Di antara angka 1 dan 0, 1 dianggap sebagai digit terbesar dan 0 sebagai digit yang lebih kecil. Gambarajah Blok penambah ini adalahSeparuh AdderHalf Adder Circuit DiagramSebuah penambah separuh terdiri daripada dua input dan menghasilkan dua output. Ia dianggap sebagai litar digital termudah. Input ke litar ini adalah bit di mana penambahan akan dilakukan. Hasil yang diperoleh adalah jumlah dan bawa. Separuh AdderLitar penambah ini terdiri daripada dua pintu. Mereka adalah pintu gerbang AND dan XOR. Input yang digunakan adalah sama untuk kedua-dua gerbang yang ada di litar. Tetapi output diambil dari setiap pintu. Output gerbang XOR disebut sebagai SUM dan output DAN dikenali CARRY. Setengah Kebenaran Adder Setengah Untuk mendapatkan hubungan output yang diperoleh dengan input yang diterapkan dapat dianalisis menggunakan tabel yang dikenal sebagai Tabel Kebenaran.Jadual Kebenaran Setengah Adder Dari jadual kebenaran di atas, poinnya dapat dilihat seperti berikut: Sekiranya A = 0, B = 0 yang kedua-dua input yang diterapkan adalah 0. Kemudian kedua-dua output SUM dan CARRY adalah 0. Antara dua input yang diterapkan jika ada input adalah 1 maka SUM akan b e1 tetapi CARRY adalah 0.Jika kedua input adalah 1 maka SUM akan sama dengan 0 dan CARRY akan sama dengan 1.Berdasarkan input yang diterapkan, setengah penambah meneruskan operasi penambahan.EquationPersamaan untuk litar jenis ini dapat direalisasikan dengan konsep Sum of Products (SOP) dan Products of Sum (POS). Persamaan Boolean untuk jenis litar ini menentukan hubungan antara input yang diterapkan dengan output yang diperoleh. Untuk menentukan persamaan, peta k dilukis berdasarkan nilai jadual kebenaran. Ia terdiri daripada dua persamaan kerana dua gerbang logik digunakan di dalamnya. Peta k-bawaan adalah K-Map AND GatePersamaan output CARRY diperoleh dari pintu AND.C = A.BEkspresi Boolean untuk SUM direalisasikan oleh borang SOP. Oleh itu, peta K untuk SUM adalahK-Map for Sum (XOR) Persamaan yang ditentukan adalahS = A⊕ BAplikasi Aplikasi penambah asas ini adalah seperti berikutUntuk melakukan penambahan pada bit binari, Unit Aritmetik dan Logik yang terdapat di komputer lebih suka litar penambah ini. Gabungan litar separuh adder memimpin untuk pembentukan litar Penambah Penuh. Litar logik ini lebih disukai dalam reka bentuk kalkulator. Untuk mengira alamat dan jadual litar ini lebih disukai. Daripada hanya penambahan, litar ini mampu menangani pelbagai aplikasi dalam litar digital. Selanjutnya, ini menjadi nadi elektronik digital. Kod VHDL Kod VHDL untuk lingkaran setengah Half Adder islibrary ieee; gunakan ieee.std_logic_1164.all; entiti half_adder isport (a, b: in bit; sum, carry: out bit); end half_adder ; data senibina half_adder isbeginsum <= a xor b; bawa <= a dan b; data akhir; Soalan Lazim1. Apa yang anda maksudkan dengan Adder? Litar Digital yang tujuannya hanya untuk melakukan penambahan dikenali sebagai Penambah. Ini adalah komponen utama ALU. Penambah beroperasi sebagai tambahan kepada pelbagai format nombor. Keluaran penambah adalah jumlah dan bawa.2. Apakah Batasan Half Adder? Bit yang dihasilkan dari bit sebelumnya tidak dapat ditambahkan adalah batasan penambah ini. Untuk melakukan penambahan bagi beberapa bit litar ini tidak dapat disukai.3. Bagaimana Melaksanakan Half Adder menggunakan NOR Gate? Pelaksanaan jenis penambah ini juga boleh dilakukan dengan menggunakan pintu NOR. Ini adalah Universal Gate yang lain.Separuh Adder menggunakan gerbang NOR4. Bagaimana Melaksanakan Half Adder menggunakan NAND Gate? Gerbang NAND adalah salah satu jenis gerbang sejagat. Ini menunjukkan bahawa apa-apa jenis reka bentuk litar mungkin dilakukan dengan menggunakan gerbang NAND.Setengah Adder Dari litar di atas, output bawa dapat dihasilkan dengan menerapkan output satu gerbang NAND ke input seperti gerbang NAND yang lain. Itu tidak lain adalah biasa dengan output yang diperoleh dari gerbang AND. Persamaan output SUM dapat dihasilkan dengan menerapkan output gerbang NAND awal bersama dengan input individu A dan B ke pintu NAND yang lebih jauh. Akhirnya, output yang diperoleh oleh gerbang NAND tersebut digunakan kembali ke pintu gerbang. Oleh itu output untuk SUM dihasilkan. Oleh itu, penambah asas dalam litar digital dapat dirancang dengan menggunakan pelbagai pintu logik. Tetapi penambahan beberapa bit menjadi rumit dan dianggap sebagai had separuh penambah. Bolehkah anda menerangkan IC mana yang digunakan untuk operasi kenaikan di kaunter praktikal?

Tinggalkan pesanan 

Senarai mesej